El embalaje de semiconductores ha evolucionado desde los diseños tradicionales de PCB 1D hasta la unión híbrida 3D de vanguardia a nivel de oblea. Este avance permite el espacio de interconexión en el rango de micrones de un solo dígito, con anchos de banda de hasta 1000 GB/s, al tiempo que mantiene una alta eficiencia energética. En el núcleo de las tecnologías avanzadas de envasado de semiconductores hay un empaque 2.5D (donde los componentes se colocan uno al lado del otro en una capa intermedia) y el empaque 3D (que implica apilar verticalmente chips activos). Estas tecnologías son cruciales para el futuro de los sistemas HPC.
La tecnología de embalaje 2.5D implica varios materiales de capa intermedia, cada uno con sus propias ventajas y desventajas. Las capas intermedias de silicio (SI), que incluyen obleas de silicio completamente pasivas y puentes de silicio localizados, son conocidas por proporcionar las mejores capacidades de cableado, lo que las hace ideales para la informática de alto rendimiento. Sin embargo, son costosos en términos de materiales y fabricación y se enfrentan a las limitaciones en el área de empaque. Para mitigar estos problemas, el uso de puentes de silicio localizados está aumentando, empleando estratégicamente silicio donde la funcionalidad fina es crítica al abordar las limitaciones del área.
Las capas intermedias orgánicas, que usan plásticos moldeados por ventilador, son una alternativa más rentable al silicio. Tienen una constante dieléctrica más baja, lo que reduce el retraso de RC en el paquete. A pesar de estas ventajas, las capas intermedias orgánicas luchan por lograr el mismo nivel de reducción de características de interconexión que el empaque basado en silicio, lo que limita su adopción en aplicaciones informáticas de alto rendimiento.
Las capas intermedias de vidrio han obtenido un interés significativo, especialmente después del reciente lanzamiento de Intel de envases de vehículos de prueba basados en vidrio. Glass ofrece varias ventajas, como un coeficiente ajustable de expansión térmica (CTE), estabilidad de alta dimensión, superficies lisas y planas, y la capacidad de apoyar la fabricación de paneles, lo que lo convierte en un candidato prometedor para capas intermedias con capacidades de cableado comparables al silicio. Sin embargo, aparte de los desafíos técnicos, el principal inconveniente de las capas intermedias de vidrio es el ecosistema inmaduro y la falta actual de capacidad de producción a gran escala. A medida que el ecosistema madura y las capacidades de producción mejoran, las tecnologías basadas en el vidrio en el envasado de semiconductores pueden ver un mayor crecimiento y adopción.
En términos de tecnología de envasado 3D, la vinculación híbrida sin problemas de Cu-Cu se está convirtiendo en una tecnología innovadora líder. Esta técnica avanzada logra interconexiones permanentes al combinar materiales dieléctricos (como SIO2) con metales integrados (Cu). La unión híbrida de Cu-Cu puede lograr espacios por debajo de 10 micras, típicamente en el rango de micras de un solo dígito, lo que representa una mejora significativa sobre la tecnología tradicional de micro-bump, que tiene espacios de aproximadamente 40-50 micras. Las ventajas de la unión híbrida incluyen una mayor E/S, un ancho de banda mejorado, un apilamiento vertical 3D mejorado, una mejor eficiencia energética y efectos parásitos reducidos y resistencia térmica debido a la ausencia de relleno de fondo. Sin embargo, esta tecnología es compleja para fabricar y tiene mayores costos.
Las tecnologías de empaque 2.5D y 3D abarcan varias técnicas de empaque. En el envasado 2.5D, dependiendo de la elección de los materiales de capa intermediaria, se puede clasificar en capas intermediarias basadas en silicio, orgánicas y a base de vidrio, como se muestra en la figura anterior. En el envasado 3D, el desarrollo de la tecnología de micro-bump tiene como objetivo reducir las dimensiones del espaciamiento, pero hoy en día, al adoptar la tecnología de unión híbrida (un método directo de conexión Cu-Cu), se pueden lograr dimensiones de espaciado de un solo dígito, marcando un progreso significativo en el campo .
** Tendencias tecnológicas clave para ver: **
1. ** Áreas de capa intermedias más grandes: ** Idtechex predijo anteriormente que debido a la dificultad de las capas intermedias de silicio que exceden un límite de tamaño de retícula 3x, las soluciones de puente de silicio 2.5D pronto reemplazarían las capas intermediarias de silicio como la opción principal para los chips HPC de embalaje. TSMC es un importante proveedor de capas intermedias de silicio 2.5D para NVIDIA y otros desarrolladores líderes de HPC como Google y Amazon, y la compañía anunció recientemente la producción en masa de su Cowos_L de primera generación con un tamaño de reticular de 3.5x. Idtechex espera que esta tendencia continúe, con más avances discutidos en su informe que cubre a los principales jugadores.
2. ** Embalaje a nivel de panel: ** El embalaje a nivel de panel se ha convertido en un foco significativo, como se destaca en la Exposición de Semiconductores Internacionales de Taiwán 2024. Este método de empaque permite el uso de capas intermedias más grandes y ayuda a reducir los costos al producir más paquetes simultáneamente. A pesar de su potencial, desafíos como la gestión de la guerra aún deben abordarse. Su prominencia creciente refleja la creciente demanda de capas intermediarias más grandes y rentables.
3. ** Capas intermedias de vidrio: ** El vidrio está surgiendo como un material candidato fuerte para lograr el cableado fino, comparable al silicio, con ventajas adicionales como CTE ajustable y mayor confiabilidad. Las capas intermedias de vidrio también son compatibles con el embalaje a nivel de panel, que ofrecen el potencial de cableado de alta densidad a costos más manejables, lo que lo convierte en una solución prometedora para futuras tecnologías de envasado.
4. ** Vinculación híbrida HBM: ** La unión híbrida de cobre-cobre 3D (Cu-Cu) es una tecnología clave para lograr interconexiones verticales de tono ultra fina entre chips. Esta tecnología se ha utilizado en varios productos de servidor de alta gama, incluido AMD EPYC para SRAM y CPU apiladas, así como en la serie MI300 para apilar bloques de CPU/GPU en troqueles de E/S. Se espera que la unión híbrida juegue un papel crucial en los futuros avances de HBM, especialmente para las pilas DRAM superiores a las capas de 16 HI o 20 HI.
5. ** Devicen óptico (CPO) copenalizados: ** Con la creciente demanda de mayor rendimiento de datos y eficiencia energética, la tecnología de interconexión óptica ha ganado una atención considerable. Los dispositivos ópticos (CPO) copenados se están convirtiendo en una solución clave para mejorar el ancho de banda de E/S y reducir el consumo de energía. En comparación con la transmisión eléctrica tradicional, la comunicación óptica ofrece varias ventajas, incluida la atenuación de señal más baja a largas distancias, una sensibilidad de diafonía reducida y un aumento significativo del ancho de banda. Estas ventajas hacen que CPO sea una opción ideal para sistemas HPC de eficiencia energética y intensivo de datos.
** Mercados clave para ver: **
El mercado primario que impulsa el desarrollo de tecnologías de envasado 2.5D y 3D es, sin duda, el sector informático de alto rendimiento (HPC). Estos métodos de empaque avanzados son cruciales para superar las limitaciones de la ley de Moore, permitiendo más transistores, memoria e interconexiones dentro de un solo paquete. La descomposición de los chips también permite una utilización óptima de nodos de proceso entre diferentes bloques funcionales, como la separación de bloques de E/S de los bloques de procesamiento, mejorando aún más la eficiencia.
Además de la computación de alto rendimiento (HPC), también se espera que otros mercados logren el crecimiento a través de la adopción de tecnologías de envasado avanzado. En los sectores 5G y 6G, las innovaciones como las antenas de empaque y las soluciones de chips de vanguardia darán forma al futuro de las arquitecturas de red inalámbrica (RAN). Los vehículos autónomos también se beneficiarán, ya que estas tecnologías respaldan la integración de suites de sensores y unidades de computación para procesar grandes cantidades de datos al tiempo que garantizan la seguridad, la confiabilidad, la compacidad, la energía y la gestión térmica, y la rentabilidad.
La electrónica de consumo (incluidos los teléfonos inteligentes, los relojes inteligentes, los dispositivos AR/VR, las PC y las estaciones de trabajo) se centran cada vez más en procesar más datos en espacios más pequeños, a pesar de un mayor énfasis en el costo. El embalaje avanzado de semiconductores desempeñará un papel clave en esta tendencia, aunque los métodos de empaque pueden diferir de los utilizados en HPC.
Tiempo de publicación: OCT-07-2024