El encapsulado de semiconductores ha evolucionado desde los diseños tradicionales de PCB 1D hasta la innovadora unión híbrida 3D a nivel de oblea. Este avance permite un espaciado de interconexión de un solo dígito en micras, con anchos de banda de hasta 1000 GB/s, manteniendo al mismo tiempo una alta eficiencia energética. En la base de las tecnologías avanzadas de encapsulado de semiconductores se encuentran el encapsulado 2.5D (donde los componentes se colocan uno junto al otro en una capa intermedia) y el encapsulado 3D (que implica el apilamiento vertical de chips activos). Estas tecnologías son cruciales para el futuro de los sistemas HPC.
La tecnología de empaquetado 2.5D utiliza diversos materiales para las capas intermedias, cada uno con sus propias ventajas y desventajas. Las capas intermedias de silicio (Si), incluyendo obleas de silicio totalmente pasivas y puentes de silicio localizados, son conocidas por ofrecer las mejores capacidades de cableado, lo que las hace ideales para la computación de alto rendimiento. Sin embargo, son costosas en términos de materiales y fabricación, y presentan limitaciones en el área de empaquetado. Para mitigar estos problemas, se está incrementando el uso de puentes de silicio localizados, empleando silicio estratégicamente donde la funcionalidad fina es crucial, a la vez que se abordan las limitaciones de área.
Las capas intermedias orgánicas, que utilizan plásticos moldeados en abanico, son una alternativa más rentable al silicio. Presentan una constante dieléctrica más baja, lo que reduce el retardo RC en el encapsulado. A pesar de estas ventajas, las capas intermedias orgánicas tienen dificultades para lograr el mismo nivel de reducción de las características de interconexión que el encapsulado basado en silicio, lo que limita su adopción en aplicaciones de computación de alto rendimiento.
Las capas intermedias de vidrio han despertado un gran interés, especialmente tras el reciente lanzamiento de Intel de encapsulados de vidrio para vehículos de prueba. El vidrio ofrece diversas ventajas, como un coeficiente de expansión térmica (CTE) ajustable, alta estabilidad dimensional, superficies lisas y planas, y la capacidad de soportar la fabricación de paneles, lo que lo convierte en un candidato prometedor para capas intermedias con capacidades de cableado comparables a las del silicio. Sin embargo, además de los desafíos técnicos, la principal desventaja de las capas intermedias de vidrio es su ecosistema inmaduro y la actual falta de capacidad de producción a gran escala. A medida que el ecosistema madure y mejore la capacidad de producción, las tecnologías basadas en vidrio en encapsulados de semiconductores podrían experimentar un mayor crecimiento y adopción.
En cuanto a la tecnología de empaquetado 3D, la unión híbrida Cu-Cu sin protuberancias se está convirtiendo en una tecnología innovadora líder. Esta técnica avanzada logra interconexiones permanentes mediante la combinación de materiales dieléctricos (como SiO₂) con metales (Cu) incrustados. La unión híbrida Cu-Cu puede lograr espaciamientos inferiores a 10 micras, típicamente en el rango de un solo dígito, lo que representa una mejora significativa con respecto a la tecnología tradicional de microprotuberancias, que presenta espaciamientos de protuberancias de aproximadamente 40-50 micras. Las ventajas de la unión híbrida incluyen mayor E/S, mayor ancho de banda, mejor apilamiento vertical 3D, mayor eficiencia energética y reducción de efectos parásitos y resistencia térmica gracias a la ausencia de relleno inferior. Sin embargo, esta tecnología es compleja de fabricar y tiene costos más elevados.
Las tecnologías de envasado 2.5D y 3D abarcan diversas técnicas. En el envasado 2.5D, según el material de la capa intermedia, se pueden clasificar en capas intermedias de silicio, de base orgánica y de vidrio, como se muestra en la figura anterior. En el envasado 3D, el desarrollo de la tecnología de microprotuberancias busca reducir las dimensiones de espaciado, pero hoy en día, mediante la adopción de la tecnología de unión híbrida (un método de conexión directa Cu-Cu), se pueden lograr dimensiones de espaciado de un solo dígito, lo que supone un avance significativo en este campo.
**Tendencias tecnológicas clave a tener en cuenta:**
1. **Áreas de Capa Intermedia Mayores:** IDTechEx predijo previamente que, debido a la dificultad de que las capas intermedias de silicio superen el límite de tamaño de retícula 3x, las soluciones de puente de silicio 2.5D pronto reemplazarían a las capas intermedias de silicio como la opción principal para el empaquetado de chips HPC. TSMC es un importante proveedor de capas intermedias de silicio 2.5D para NVIDIA y otros desarrolladores líderes de HPC como Google y Amazon, y la compañía anunció recientemente la producción en masa de su CoWoS_L de primera generación con un tamaño de retícula 3.5x. IDTechEx prevé que esta tendencia continúe, y que se analizarán nuevos avances en su informe sobre las principales empresas.
2. **Empaquetado a Nivel de Panel:** El empaquetado a nivel de panel se ha convertido en un enfoque importante, como se destacó en la Exposición Internacional de Semiconductores de Taiwán de 2024. Este método de empaquetado permite el uso de capas intermedias más grandes y ayuda a reducir costos al producir más paquetes simultáneamente. A pesar de su potencial, aún es necesario abordar desafíos como la gestión de la deformación. Su creciente popularidad refleja la creciente demanda de capas intermedias más grandes y rentables.
3. **Capas Intermedias de Vidrio:** El vidrio se perfila como un material candidato sólido para lograr un cableado fino, comparable al silicio, con ventajas adicionales como un CTE ajustable y una mayor confiabilidad. Las capas intermedias de vidrio también son compatibles con el encapsulado a nivel de panel, lo que ofrece la posibilidad de un cableado de alta densidad a costos más accesibles, lo que lo convierte en una solución prometedora para las futuras tecnologías de encapsulado.
4. **Enlace híbrido HBM:** El enlace híbrido 3D de cobre-cobre (Cu-Cu) es una tecnología clave para lograr interconexiones verticales de paso ultrafino entre chips. Esta tecnología se ha utilizado en diversos productos para servidores de alta gama, como AMD EPYC para SRAM y CPU apiladas, así como en la serie MI300 para apilar bloques de CPU/GPU en matrices de E/S. Se espera que el enlace híbrido desempeñe un papel crucial en los futuros avances de HBM, especialmente para pilas de DRAM de más de 16 o 20 capas de Hi.
5. **Dispositivos ópticos coencapsulados (CPO):** Debido a la creciente demanda de mayor rendimiento de datos y eficiencia energética, la tecnología de interconexión óptica ha cobrado gran importancia. Los dispositivos ópticos coencapsulados (CPO) se están convirtiendo en una solución clave para mejorar el ancho de banda de E/S y reducir el consumo de energía. En comparación con la transmisión eléctrica tradicional, la comunicación óptica ofrece varias ventajas, como una menor atenuación de la señal a largas distancias, una menor sensibilidad a la diafonía y un ancho de banda significativamente mayor. Estas ventajas convierten a los CPO en la opción ideal para sistemas HPC de alta eficiencia energética y con uso intensivo de datos.
**Mercados clave a tener en cuenta:**
El principal mercado que impulsa el desarrollo de las tecnologías de empaquetado 2.5D y 3D es, sin duda, el sector de la computación de alto rendimiento (HPC). Estos métodos avanzados de empaquetado son cruciales para superar las limitaciones de la Ley de Moore, permitiendo un mayor número de transistores, memoria e interconexiones en un solo paquete. La descomposición de chips también permite optimizar el uso de los nodos de proceso entre diferentes bloques funcionales, como la separación de los bloques de E/S de los bloques de procesamiento, lo que mejora aún más la eficiencia.
Además de la computación de alto rendimiento (HPC), se prevé que otros mercados también crezcan gracias a la adopción de tecnologías avanzadas de empaquetado. En los sectores 5G y 6G, innovaciones como las antenas de empaquetado y las soluciones de chips de vanguardia definirán el futuro de las arquitecturas de redes de acceso inalámbrico (RAN). Los vehículos autónomos también se beneficiarán, ya que estas tecnologías permiten la integración de conjuntos de sensores y unidades de computación para procesar grandes cantidades de datos, garantizando al mismo tiempo la seguridad, la fiabilidad, la compacidad, la gestión energética y térmica, y la rentabilidad.
La electrónica de consumo (incluidos smartphones, smartwatches, dispositivos de RA/RV, PC y estaciones de trabajo) se centra cada vez más en procesar más datos en espacios más reducidos, a pesar de la mayor importancia del coste. El encapsulado avanzado de semiconductores desempeñará un papel clave en esta tendencia, aunque los métodos de encapsulado pueden diferir de los utilizados en HPC.
Hora de publicación: 07-oct-2024