El encapsulado de semiconductores ha evolucionado desde los diseños tradicionales de PCB 1D hasta la vanguardista unión híbrida 3D a nivel de oblea. Este avance permite un espaciado de interconexión de un solo dígito en micras, con anchos de banda de hasta 1000 GB/s, manteniendo una alta eficiencia energética. En el núcleo de las tecnologías avanzadas de encapsulado de semiconductores se encuentran el encapsulado 2.5D (donde los componentes se colocan uno al lado del otro en una capa intermedia) y el encapsulado 3D (que implica el apilamiento vertical de chips activos). Estas tecnologías son cruciales para el futuro de los sistemas HPC.
La tecnología de empaquetado 2.5D utiliza diversos materiales para las capas intermedias, cada uno con sus propias ventajas y desventajas. Las capas intermedias de silicio (Si), incluyendo obleas de silicio totalmente pasivas y puentes de silicio localizados, son conocidas por ofrecer una excelente capacidad de interconexión, lo que las hace ideales para la computación de alto rendimiento. Sin embargo, su coste en materiales y fabricación es elevado, además de presentar limitaciones en cuanto al espacio disponible. Para mitigar estos problemas, el uso de puentes de silicio localizados está en aumento, empleando estratégicamente el silicio donde la funcionalidad precisa es fundamental, al tiempo que se abordan las limitaciones de espacio.
Las capas intermedias orgánicas, fabricadas con plásticos moldeados con disposición en abanico, representan una alternativa más rentable al silicio. Presentan una constante dieléctrica menor, lo que reduce el retardo RC en el encapsulado. A pesar de estas ventajas, las capas intermedias orgánicas tienen dificultades para lograr el mismo nivel de reducción de características de interconexión que los encapsulados basados en silicio, lo que limita su adopción en aplicaciones de computación de alto rendimiento.
Las capas intermedias de vidrio han despertado un gran interés, especialmente tras el reciente lanzamiento por parte de Intel de un sistema de encapsulado de vehículos de prueba basado en vidrio. Este material ofrece diversas ventajas, como un coeficiente de dilatación térmica (CTE) ajustable, alta estabilidad dimensional, superficies lisas y planas, y la capacidad de soportar la fabricación de paneles, lo que lo convierte en un candidato prometedor para capas intermedias con capacidades de cableado comparables a las del silicio. Sin embargo, además de los desafíos técnicos, el principal inconveniente de las capas intermedias de vidrio reside en la inmadurez del ecosistema y la actual falta de capacidad de producción a gran escala. A medida que el ecosistema madure y mejoren las capacidades de producción, las tecnologías basadas en vidrio para el encapsulado de semiconductores podrían experimentar un mayor crecimiento y adopción.
En el ámbito de la tecnología de empaquetado 3D, la unión híbrida sin contactos Cu-Cu se está consolidando como una tecnología innovadora líder. Esta técnica avanzada logra interconexiones permanentes mediante la combinación de materiales dieléctricos (como SiO2) con metales incrustados (Cu). La unión híbrida Cu-Cu permite espaciamientos inferiores a 10 micras, generalmente en el rango de las pocas micras, lo que representa una mejora significativa con respecto a la tecnología tradicional de microcontactos, que presenta espaciamientos de entre 40 y 50 micras. Las ventajas de la unión híbrida incluyen un mayor número de entradas/salidas, un ancho de banda mejorado, un apilamiento vertical 3D optimizado, una mayor eficiencia energética y una reducción de los efectos parásitos y la resistencia térmica gracias a la ausencia de relleno inferior. Sin embargo, esta tecnología es compleja de fabricar y tiene costes elevados.
Las tecnologías de empaquetado 2.5D y 3D abarcan diversas técnicas. En el empaquetado 2.5D, según la elección de los materiales de la capa intermedia, se pueden clasificar en capas intermedias a base de silicio, orgánicas y de vidrio, como se muestra en la figura anterior. En el empaquetado 3D, el desarrollo de la tecnología de microcontactos busca reducir las dimensiones de separación, pero actualmente, mediante la adopción de la tecnología de unión híbrida (un método de conexión directa Cu-Cu), se pueden lograr dimensiones de separación de un solo dígito, lo que representa un progreso significativo en el campo.
**Principales tendencias tecnológicas a tener en cuenta:**
1. **Áreas de capa intermedia más grandes:** IDTechEx predijo anteriormente que, debido a la dificultad de las capas intermedias de silicio que superan un límite de tamaño de retícula de 3x, las soluciones de puente de silicio 2.5D pronto reemplazarían a las capas intermedias de silicio como la opción principal para el empaquetado de chips HPC. TSMC es un importante proveedor de capas intermedias de silicio 2.5D para NVIDIA y otros desarrolladores líderes de HPC como Google y Amazon, y la compañía anunció recientemente la producción en masa de su CoWoS_L de primera generación con un tamaño de retícula de 3.5x. IDTechEx espera que esta tendencia continúe, con avances adicionales analizados en su informe sobre los principales actores.
2. **Empaquetado a nivel de panel:** El empaquetado a nivel de panel se ha convertido en un área de gran interés, como se destacó en la Exposición Internacional de Semiconductores de Taiwán de 2024. Este método de empaquetado permite el uso de capas intermedias más grandes y ayuda a reducir costos al producir más paquetes simultáneamente. A pesar de su potencial, aún existen desafíos que deben abordarse, como la gestión de la deformación. Su creciente importancia refleja la creciente demanda de capas intermedias más grandes y rentables.
3. **Capas intermedias de vidrio:** El vidrio se perfila como un material prometedor para lograr un cableado fino, comparable al del silicio, con ventajas adicionales como un coeficiente de dilatación térmica (CTE) ajustable y mayor fiabilidad. Las capas intermedias de vidrio también son compatibles con el encapsulado a nivel de panel, lo que ofrece la posibilidad de un cableado de alta densidad a costes más asequibles, convirtiéndolo en una solución prometedora para futuras tecnologías de encapsulado.
4. **Interconexión híbrida HBM:** La interconexión híbrida cobre-cobre (Cu-Cu) tridimensional es una tecnología clave para lograr interconexiones verticales de paso ultrafino entre chips. Esta tecnología se ha utilizado en diversos productos de servidores de gama alta, como AMD EPYC para SRAM y CPU apiladas, así como en la serie MI300 para apilar bloques de CPU/GPU en chips de E/S. Se espera que la interconexión híbrida desempeñe un papel crucial en los futuros avances de HBM, especialmente para pilas de DRAM que superen las 16 o 20 capas.
5. **Dispositivos ópticos integrados (CPO):** Ante la creciente demanda de mayor rendimiento de datos y eficiencia energética, la tecnología de interconexión óptica ha cobrado gran relevancia. Los dispositivos ópticos integrados (CPO) se están convirtiendo en una solución clave para mejorar el ancho de banda de E/S y reducir el consumo de energía. En comparación con la transmisión eléctrica tradicional, la comunicación óptica ofrece diversas ventajas, como una menor atenuación de la señal a largas distancias, una menor sensibilidad a la diafonía y un ancho de banda significativamente mayor. Estas ventajas hacen de los CPO una opción ideal para sistemas HPC de alta eficiencia energética y gran volumen de datos.
**Mercados clave a tener en cuenta:**
El principal mercado que impulsa el desarrollo de las tecnologías de empaquetado 2.5D y 3D es, sin duda, el sector de la computación de alto rendimiento (HPC). Estos métodos avanzados de empaquetado son cruciales para superar las limitaciones de la Ley de Moore, permitiendo integrar más transistores, memoria e interconexiones en un solo paquete. La descomposición de los chips también permite una utilización óptima de los nodos de proceso entre diferentes bloques funcionales, como la separación de los bloques de E/S de los bloques de procesamiento, lo que mejora aún más la eficiencia.
Además de la computación de alto rendimiento (HPC), se espera que otros mercados también crezcan gracias a la adopción de tecnologías de empaquetado avanzadas. En los sectores 5G y 6G, innovaciones como el empaquetado de antenas y las soluciones de chips de vanguardia definirán el futuro de las arquitecturas de redes de acceso inalámbrico (RAN). Los vehículos autónomos también se beneficiarán, ya que estas tecnologías permiten la integración de conjuntos de sensores y unidades de procesamiento para gestionar grandes cantidades de datos, garantizando al mismo tiempo la seguridad, la fiabilidad, la compacidad, la gestión energética y térmica, y la rentabilidad.
Los dispositivos electrónicos de consumo (incluidos teléfonos inteligentes, relojes inteligentes, dispositivos de realidad aumentada/virtual, ordenadores y estaciones de trabajo) se centran cada vez más en procesar más datos en espacios reducidos, a pesar del mayor énfasis en el coste. El empaquetado avanzado de semiconductores desempeñará un papel clave en esta tendencia, aunque los métodos de empaquetado pueden diferir de los utilizados en la computación de alto rendimiento (HPC).
Fecha de publicación: 7 de octubre de 2024